PACKET/BURST CONVERSION DEVICE

Publication number:

JP3101340

Publication date:

1991-04-26

Inventor:

YOSHINO ISAO FÜJITSU LTD

Applicant:

Classification:
- international:

H04L12/56; H04L12/56; (IPC1-7): H04L12/56

- European:


Application number: Priority number(s):

JP19890238302 19890913 JP19890238302 19890913

Report a data error here

Abstract of JP3101340

PURPOSE:To miniaturize circuit constitution by judging whether data read from the leading part of dividing areas is the leading data of a packet or not. CONSTITUTION:A write means . 14 allocates the dividing areas continuing by a number, for which the packets are stored, to the packets 1, 2,...k, all of which are detected in a detection means 10. The write means 14 writes the detection packets from the head of the allocation areas. Then, packet data are read into a judgment means 16 from the leading parts of respective dividing areas and the judging means 16 judges whether the read data is the leading data of the packets or not. When the leading data of the dividing areas in not the leading data of the packets, it is recognized that the same packet is written into plural continuous division areas including the dividing area. Thus, the circuit is miniaturized.



Data supplied from the esp@cenet database - Worldwide

®日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-101340

®Int. Cl. 5

證別記号

庁内整理番号

❸公開 平成3年(1991)4月26日

H 04 L 12/56

7830-5K· H 04 L 11/20

102 A

審査請求 未請求 請求項の数 1 (全7頁)

69発明の名称

パケツト/パースト変換装置

②特 願 平1-238302

@出 願 平1(1989)9月13日

@発明者 吉野

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 伊藤 儀一郎

明知音

1. 発明の名称

パケット/パースト変換装置

2. 特許請求の範囲

入力データから可変長のパケットを選次検出する検出手段 (10)と、

パースト長を単位として記憶領域が分割される 記憶手段(12)と、

検出バケットが納まる数だけ連続した分割領域 を該バケットに割り当てて該バケットを割当領域 の先頭から書き込む書込手段(14)と、

各分割領域の先頭部分からパケットデータを読み出して該データがパケット先頭のデータが否か を判定する判定手段(16)と

を育する、ことを特徴とするパケット/バース ト変換装置。

3. 発明の詳細な説明

[日次]

ME 335

産業上の利用分野

従来の技術

発明が解決しようとする蹂躪

課題を解決するための手段

作用

実施例

発明の効果

[模要]

可変長のパケットを所定長のパーストへ変換す るパケット/パースト変換装置に関し、

回路の小規模化が可能となるパケット/パース ト変換装置の提供を目的とし、

人力データから可変是のパケットを逐次検出する検出手限と、パースト長を単位として記憶領域が分割される記憶手段と、検出パケットが納まる数だけ連続した分割領域を該パケットに割り当てて該パケットを割当領域の先頭から書き込む者込 手段と、各分割領域の先頭部分からパケットデー タを競み出して該データがバケット先頭のデータ か否かを判定する判定手段と、 を有することによ り様成される。

[産業上の利用分野]

本発明は、可変長のパケットを一定長のバーストへ変換するパケット/バースト変換装置に関する。

T D M A 方式の街屋通信において H D L C フレームのパケットが伝送される場合、 可変長の各パケットが伝送単位のパーストへこの種の装置により変換される。

その際にバースト長が最大のパケット長と周一に設定された場合、パケット長をパースト長から 差し引いた分がほぼ全てのパーストで伝送損失と なり、したがって、パケット伝送の効率低下を招く。

このため、パースト長は伝送効率を考慮して最 大のパケット長より短く設定され、パースト長よ り長いパケットは連続した複数のパーストを用い

そして、これらの割り当てはアドレス類に行われ、各検出バケットは割当領域の先頭から書き込 ・まれる。

さらに、単一のパースト領域で形成される割当 領域に書き込まれた短いパケットは単独パースト としてランダムアサインで読み出され、 複数の速 続したパースト領域で形成される割当領域に書込 まれた長いパケットは速続パーストとして読み出 され、 衛星へ送信される。

このようにして編集RAM12へ書き込まれる 検出パケットのアドレスは編集RAM書込アドレ ス発生回路14で得られており、その編集RAM 書込アドレス発生回路14にはパケット検出回路 10からパケット検出のタイミング信号が与えられる。

第6 圏では編集RAM書込アドレス発生回路 1 4 の作用が説明されており、パッファボーション がパケット終了の検出タイミングで次へ歩進され る。

これによりパケット終了タイミングと対応した

て伝送される。

[従来の技術]

第4 図では従来例の様成が説明されており、 同図のバケット検出回路 1 0 に地上側のデータが入力される。

バケット検出回路10では第5回のデータ構成とされたパケットが入力の地上側データから逐次検出され、各検出パケットは編集RAM12に順次書き込まれる。

この編集RAM 1 2 の記憶領域はロバイトのパースト長を単位として分割され、各検出パケットにはそのパケット長に応じた数だけ連続した分割領域(以下、バースト領域) D 1 ・・・D a・・・D n が春込領域として割り当てられる。

すなわち、パースト長(nパイト)より短い検 出パケットには単一のパースト領域が、これより 長い検出パケットにはそのパケット長が納まる数 だけ連続した複数のパースト領域が、各々割り当 てられる。

パッファボーションとそれらパッファボーションの関類を示すアドレスデータが得られ、検出パケットは編集RAM書込アドレス発生回路14のアドレスデータにしたがって編集RAM12へ前述のようにして書き込まれる。

また、パケット検出回路10から送出された検出パケットと編集RAM書込アドレス発生回路14から送出されたアドレスデータとは単連判定回路40-1・・・40-a・・・40-mに与えられている。

それらの単連判定回路 4 0 - 1 ・・・ 4 0 - a
・・・ 4 0 - m は各パースト領域 D 1 〈アドレス
A 1 ~ A n 〉・・・ D a 〈アドレス A a n + l ~ A
(a+i)n)・・・ D n 〈アドレス A m n + 1 ~ A (s
+l)n〉 に対して設けられており、単連判定回路 4
0 - 1 ・・・ 4 0 - a ・・・ 4 0 - m では対応の
パースト領域 D 1・・・ D a・・・ D n がパース
ト 長より短いパケットの書き込まれた単独パースト
ト が 部分的に書き込まれた連続パーストのものか、

が各々判定される。

これら単連判定回路 40-1・・・40-2・・・40-nの判定結果は通知レジスタ 42 へ与えられ、CPU 18 に読み取られる。

CPUI6では定周期のボーリングが行われ、 そのボーリング周期中に編集RAM12で審積された検出パケットの数が通知レジスタ42を介して与えられた単連判定回路40-1・・・40-a・・・40-nの判定結果から確認される。

そしてデータバーストのアサインが終了すると、 編集RAM記憶アドレス発生回路44に対して動 作指令が出力され、編集RAM読み出しアドレス 発生回路44の出力アドレスで編集RAM12か ら各バーストが読み出される。

すなわち、パースト長より短いパケットはランダムアサインで単独のパーストを用いて送出され、パースト長より長いパケットは複数のパーストに 分割されて連続送出される。

[発明が解決しようとする課題]

そして、検出手段10で検出されたパケット1、 2・・・またはkにはこのパケットが納まる数だ け連続した分割領域が書込手段14により割り当 てられる。

また、その書込手段14により検出パケットが割当領域の先頭から書き込まれる。

さらに、各分割領域の先頭部分からパケットデータが判定手段18に読み出され、判定手段16 ではその読出データがパケットの先頭データか否 かが判定される。

[作用]

本発明では、検出バケットが記憶手段12に一旦書き込まれ、その後において、各分割領域 (バースト領域) の先頭部分がパケット先頭のデータか否かが判定される。

したがって、分割領域先頭のデータがパケット 先頭のデータでない場合には、この分割領域を含む連続した複数の分割領域に同一の検出パケット が書き込まれていることを確認できる。

しかしながら従来においては、各パースト領域が単独パーストのものか、あるいは連続パーストのものかを確認するための回路(40-1・・・40-m)が必要となり、さらにそれら回路の出力を通知するための回路(42)も必要となるので、通信量の増加に伴って編集RAM12が大容量化したり、パースト長が短く設定されると、装置の回路権成が大規模なものとなる。

本発明は上記従来の事情に鑑みてなされたもの であり、その目的は、回路の小規模化が可能とな る装置を提供することにある。

[課題を解決するための手段]

上記目的を達成するために、本発明に係る装置 は第1図のように構成されている。

周辺の検出手段10では入力データから可変長のパケット1、2・・・kが逐次検出される。

また、記憶手段12の記憶領域はパースト長を単位として複数の記憶領域に分割される。

このため、それらの分割領域に格納されていた パケットデータを連続パーストとして送出するこ とが可能となる。

まだ、それら以外の分割領域に格納されていた データを単独パーストとしてランダムアサインで 送出することが可能となる。

[実施贺]

以下、図面に基づいて本発明に係る萎鬱の好適な実施例を説明する。

第2図では実施例の構成が説明されており、 地 上例データからパケット検出回路 10で検出され たパケットは編集RAM 12に含き込まれる。

その書き込みは編集RAM書込アドレス発生回 路14で得られたアドレスを用いて行われており、 編集RAM12から読み出されたパーストはパッ ファ20を介して衛星に送信される。

このパースト読み出しは編集RAM読出アドレス発生回路44で得られたアドレスデータに従って行われており、編集RAM読出アドレス発生回

階 4 4 から送出されたアドレスデータはセレクタ 2 2 を介して編集 R A M 1 2 へ与えられる。

またセレクタ22にはデータ読み出しアドレスのデータがCPU18から与えられており、 編集 R A M 読出アドレス発生回路44とCPU16の アドレスデータはCPU16の指示に従ってセレクタ22で選択される。

そのセレクタ22でCPU送出のアドレスデー・タが選択されると、パースト領域D1・・・Da・・・Daから先頭の2パイト分が順に読み出される。

このときに読み出された各2パイト分のデータ はバッファ24を介してCPU16に読み込まれる。

CPU16では編集RAM12から読み込まれた各2パイトデータでパースト領域D1・・・Daに先頭から検出パケットが書き込まれているか否かが判断される。

すなわち、検出パケットはパースト領域先頭 (すなわちポーション先駆)から書き込まれ、パケ ット先頭に位置するデータド18g(第5回参照) の値が7Eとなり、これ以外のデータではビット データで値1が5回までしか連続することはなく 値が7E以外となるので、先頭の1パイト目が値 7Eで2パイト目が値7E以外の場合には、その パースト領域の先頭から検出パケットが書き込ま れていることを確認できる。

また、先頭の1 パイト目が値7 B 以外である場合には、それより前のパースト領域から連続して 検出パケットが書き込まれていることを確認でき

このため、ランダムアサインで送出すべき単独 パーストか、あるいは連続パーストか、をCPU 16側で利別することが可能となる。

なお、以上の処理はパースト送出の空き時間を 利用して行われており、この処理で得られたデー タはCPU16から編集RAM読出アドレス発生 回路44に与えられ、これによりパーストの読出 が行われる。

以上説明したように本実施例によれば、ランダ

ムアサインで送出すべき単独パーストかあるいは 連続パーストかがソフトウェアで判定されるので、 . その判定のための回路や判定結果を通知する回路 が不要となる。

したがって、 装産の回路構成を小規模化することが可能となる。

このことは、通信量の増大で編集RAM12が 大容量化した場合やパースト長が短く設定された 場合に極めて有効であり、その場合には、従来に 比して装置の回路構成を大幅に小規模化すること が可能となる。

[発明の効果]

以上説明したように本発明によれば、パースト長で分割された領域が各検出パケットについてパケット長だけ連続して割り当てられてこの割当領域にその検出パケットが先頭を合わせて格納され、分割領域の先頭部分から読み出されたデータがパケット先頭のデータが否かが判定されるので、その判定結果から各分割領域のパケットデータがラ

ンダムアサインで送出すべき単独パーストかある いは連続パーストかを判断できる。

したがって、各分割領域について同様な判定を 行う回路やそれらの判定結果を通知する回路が不 要となり、このため、装置の回路構成を小規模化 ・することが可能となる。

このことは、通信量の増大でパケットを記憶すべき容量が増大した場合やパースト長が短いものに設定された場合において極めて擬著であり、 それらの場合には、回路規模の大幅な縮小が可能となる。

4. 図面の簡単な説明

第1図は発明の原理説明図、

第2回は実施例の様成説明図、


第3週は編集RAMのデータ構成説明図、

第4回は従来側の排成説明図、


第5団はバケットのデータ構成説明図、

第6回は編集RAM書込アドレス発生作用説明 図。

特開平3-101340(5)





発明の原理説明図 29年・1 E20



実施例の株成説明図 3年 2 図


特開平3-101340(6)





バケットのデータ構成説明図 第45 図

特開平3-101340(7)



編集RAM書込アドレスの発生作用説明図 第46 図

., • •			
	•		